Готовые Домашние Задания

Рефераты по теме Маркетинг

Реферат Арифметико-логические устройства

Скачать реферат↓ [4.86 KB]



Текст реферата Арифметико-логические устройства

ИЗУЧЕНИЕ ПРИНЦИПОВ ОРГАНИЗАЦИИ АРИФМЕТИКОЛОГИЧЕСКИХ УСТРОЙСТВ.
СТРУКТУРА АЛУ ДЛЯ СЛОЖЕНИЯ И ВЫЧИТАНИЯ ЧИСЕЛ С ФИКСИРОВАННОЙ
ЗАПЯТОЙ

Цель работы: Изучение принципов построения и функционирования АЛУ для
сложения и вычитания чисел с фиксированной запятой.
Введение: Обычно в АЛУ операции алгебраического сложения сводятся к
арифметическому сложению кодов чисел путем применения дополнительного
или обратного кодов для представления отрицательных чисел.
Алгоритм выполнения в АЛУ арифметических операций зависит от того, в
каком виде хранятся в памяти ЭВМ отрицательные числа, в прямом или
дополнительном коде. В последнем случае сокращается время выполнения
операции за счет исключения операции преобразования получаемого в АЛУ
дополнительного кода отрицательного результата в прямой код.
Работа АЛУ: При выполнении операции сложения положительные слагаемые
представляются в прямом коде, а отрицательные в дополнительном.
Производится сложение двоичных кодов, включая разряды знаков. Если при
этом возникает перенос из знакового разряда суммы при отсутствии
переноса в этот разряд или перенос в знаковый разряд при отсутствии
переноса из разряда знака, то имеется переполнение разрядной сетки
соответственно при отрицательной и положительной суммах. Если нет
переносов из знакового разряда и в знаковый разряд суммы или есть оба
эти переноса, то переполнения нет и при нуле в знаковом разряде сумма
положительна и представлена в прямом коде, а при 1 в знаковом разряде
сумма отрицательна и представлена в дополнительном коде.
Упрощенная структурная схема АЛУ для операций сложения и вычитания
nразрядных (nй разряд знаковый) двоичных чисел с фиксированной запятой
приведена на рис.1. Предполагается, что отрицательные числа хранятся в
памяти в дополнительном коде.
В состав АЛУ входят nразрядный параллельный комбинационный сумматор
См, регистр сумматора PrCм, входные регистры сумматора PrB и PrА,
входной регистр АЛУ Pr1.
Из оперативной памяти по входной информационной шине Шивк в АЛУ
поступают операнды: положительные числа в прямом коде, а отрицательные
в дополнительном. Операнды размещаются в PrB (первое слагаемое или
уменьшаемое) и Pr1 (второе слагаемое или вычитаемое); Pr1 связан с PrA
цепями прямой и инверсной передачи кода. Результат операции выдается
из АЛУ в оперативную память по выходной информационной шине ШИвых.
Запись информации в регистры АЛУ осуществляется под управлением
сигналов ПрРг1 и ПрРгВ. Слово из Рг1 в РгА передается в прямом коде
под действием управляющего сигнала ПрРгАП, в инверсном коде ПрРгАИ.
Сигнал ПрРгСм управляет записью результата в регистр сумматора РгСМ, а
сигнал ПрИШвых передачей содержимого РгСМ в информационную шину.
Код признака результата формируется комбинационной схемой Пр, на
выходы которой поступают выходные сигналы всех разрядов сумматора СМ,
а также сигналы переноса из знакового разряда ПнСМ[0] и из старшего
цифрового разряда ПнСМ[1].
Признак переполнения (ПР=11) формируется, если выполняется условие
(1)